Siliciumcarbide (SiC) MOSFET's zijn hoogwaardige vermogenshalfgeleidercomponenten die essentieel zijn geworden in uiteenlopende industrieën, van elektrische voertuigen en hernieuwbare energie tot industriële automatisering. In vergelijking met traditionele silicium (Si) MOSFET's bieden SiC MOSFET's superieure prestaties onder extreme omstandigheden, waaronder hoge temperaturen, spanningen en frequenties. Het bereiken van optimale prestaties met SiC-componenten gaat echter verder dan alleen het verkrijgen van hoogwaardige substraten en epitaxiale lagen; het vereist een nauwgezet ontwerp en geavanceerde productieprocessen. Dit artikel biedt een diepgaande verkenning van de ontwerpstructuur en productieprocessen die hoogwaardige SiC MOSFET's mogelijk maken.
1. Chipstructuurontwerp: nauwkeurige lay-out voor hoge efficiëntie
Het ontwerp van SiC MOSFETs begint met de lay-out van deSiC-wafelDit vormt de basis voor alle apparaateigenschappen. Een typische SiC MOSFET-chip bestaat uit verschillende cruciale componenten op het oppervlak, waaronder:
-
Source Pad
-
Poort Pad
-
Kelvin Source Pad
DeRandafsluitingsring(ofDrukringEen andere belangrijke eigenschap is de randafsluitingsring (Edge Termination Ring, ) die zich rond de rand van de chip bevindt. Deze ring helpt de doorslagspanning van het apparaat te verbeteren door de concentratie van het elektrische veld aan de randen van de chip te verminderen, waardoor lekstromen worden voorkomen en de betrouwbaarheid van het apparaat wordt verbeterd. De randafsluitingsring is doorgaans gebaseerd op eenJunction Termination Extension (JTE)structuur, die gebruikmaakt van diepe dotering om de elektrische veldverdeling te optimaliseren en de doorslagspanning van de MOSFET te verbeteren.
2. Actieve cellen: de kern van de schakelprestaties
DeActieve cellenIn een SiC MOSFET zijn de cellen verantwoordelijk voor stroomgeleiding en schakelen. Deze cellen zijn parallel geschakeld, waarbij het aantal cellen direct van invloed is op de totale aanweerstand (Rds(on)) en de kortsluitstroomcapaciteit van het apparaat. Om de prestaties te optimaliseren, wordt de afstand tussen de cellen (bekend als de "celafstand") verkleind, waardoor de algehele geleidingsefficiëntie verbetert.
Actieve cellen kunnen in twee primaire structurele vormen worden ontworpen:vlakEngreppelstructuren. De planaire structuur is weliswaar eenvoudiger en betrouwbaarder, maar kent beperkingen in prestaties vanwege de celafstand. Daarentegen maken sleufstructuren een hogere celdichtheid mogelijk, waardoor Rds(on) wordt verlaagd en een hogere stroomsterkte mogelijk is. Hoewel sleufstructuren aan populariteit winnen vanwege hun superieure prestaties, bieden planaire structuren nog steeds een hoge mate van betrouwbaarheid en worden ze voortdurend geoptimaliseerd voor specifieke toepassingen.
3. JTE-structuur: Verbetering van de spanningsblokkering
DeJunction Termination Extension (JTE)De structuur is een belangrijk ontwerpkenmerk van SiC MOSFETs. JTE verbetert het spanningsblokkerende vermogen van het apparaat door de elektrische veldverdeling aan de randen van de chip te regelen. Dit is cruciaal om voortijdige doorslag aan de rand te voorkomen, waar vaak hoge elektrische velden geconcentreerd zijn.
De effectiviteit van JTE hangt af van verschillende factoren:
-
JTE-regiobreedte en dopingniveauDe breedte van het JTE-gebied en de concentratie van de doteringsstoffen bepalen de elektrische veldverdeling aan de randen van het apparaat. Een breder en sterker gedoteerd JTE-gebied kan het elektrische veld verminderen en de doorslagspanning verhogen.
-
JTE kegelhoek en diepteDe hoek en diepte van de JTE-kegel beïnvloeden de elektrische veldverdeling en uiteindelijk de doorslagspanning. Een kleinere kegelhoek en een dieper JTE-gebied helpen de elektrische veldsterkte te verminderen, waardoor het apparaat beter bestand is tegen hogere spanningen.
-
OppervlaktepassiveringDe passiveringslaag aan het oppervlak speelt een cruciale rol bij het verminderen van lekstromen aan het oppervlak en het verhogen van de doorslagspanning. Een goed geoptimaliseerde passiveringslaag zorgt ervoor dat het apparaat betrouwbaar functioneert, zelfs bij hoge spanningen.
Thermisch beheer is een andere cruciale overweging bij het ontwerp van JTE's. SiC MOSFET's kunnen bij hogere temperaturen werken dan hun silicium tegenhangers, maar overmatige hitte kan de prestaties en betrouwbaarheid van het apparaat aantasten. Daarom is thermisch ontwerp, inclusief warmteafvoer en het minimaliseren van thermische spanning, essentieel voor het waarborgen van de stabiliteit van het apparaat op lange termijn.
4. Schakelverliezen en geleidingsweerstand: prestatieoptimalisatie
Bij SiC MOSFETs,geleidingsweerstand(Rds(on)) enschakelverliezenDit zijn twee belangrijke factoren die de algehele efficiëntie bepalen. Terwijl Rds(on) de efficiëntie van de stroomgeleiding bepaalt, treden er schakelverliezen op tijdens de overgangen tussen de aan- en uit-stand, wat bijdraagt aan warmteontwikkeling en energieverlies.
Om deze parameters te optimaliseren, moet rekening worden gehouden met verschillende ontwerpfactoren:
-
CelafstandDe pitch, oftewel de afstand tussen de actieve cellen, speelt een belangrijke rol bij het bepalen van de Rds(on) en de schakelsnelheid. Een kleinere pitch maakt een hogere celdichtheid en een lagere geleidingsweerstand mogelijk, maar de relatie tussen pitchgrootte en gatebetrouwbaarheid moet ook in evenwicht zijn om overmatige lekstromen te voorkomen.
-
Poortoxide dikteDe dikte van de poortoxidelaag beïnvloedt de poortcapaciteit, wat op zijn beurt de schakelsnelheid en Rds(on) beïnvloedt. Een dunnere poortoxide verhoogt de schakelsnelheid, maar vergroot ook het risico op poortlekstroom. Het vinden van de optimale poortoxidedikte is daarom essentieel voor een goede balans tussen snelheid en betrouwbaarheid.
-
PoortweerstandDe weerstand van het poortmateriaal beïnvloedt zowel de schakelsnelheid als de totale geleidingsweerstand. Door integratiepoortweerstandDoordat de modules direct in de chip worden geïntegreerd, wordt het moduleontwerp gestroomlijnder, waardoor de complexiteit en potentiële foutpunten in het verpakkingsproces worden verminderd.
5. Geïntegreerde poortweerstand: vereenvoudiging van moduleontwerp
In sommige SiC MOSFET-ontwerpen,geïntegreerde poortweerstandwordt gebruikt, wat het ontwerp- en fabricageproces van de module vereenvoudigt. Door de noodzaak van externe gate-weerstanden te elimineren, vermindert deze aanpak het aantal benodigde componenten, verlaagt de productiekosten en verbetert de betrouwbaarheid van de module.
Het direct integreren van gate-weerstand op de chip biedt diverse voordelen:
-
Vereenvoudigde moduleassemblageDe geïntegreerde gate-weerstand vereenvoudigt het bedradingsproces en vermindert het risico op storingen.
-
KostenreductieDoor externe componenten te elimineren, worden de materiaalkosten (BOM) en de totale productiekosten verlaagd.
-
Verbeterde verpakkingsflexibiliteitDe integratie van gate-weerstand maakt compactere en efficiëntere moduleontwerpen mogelijk, wat leidt tot een betere benutting van de ruimte in de uiteindelijke behuizing.
6. Conclusie: Een complex ontwerpproces voor geavanceerde apparaten
Het ontwerpen en produceren van SiC MOSFETs omvat een complexe wisselwerking tussen talloze ontwerpparameters en fabricageprocessen. Van het optimaliseren van de chipindeling, het ontwerp van de actieve cel en de JTE-structuren tot het minimaliseren van de geleidingsweerstand en schakelverliezen, elk element van het apparaat moet nauwkeurig worden afgestemd om de best mogelijke prestaties te bereiken.
Door de voortdurende vooruitgang in ontwerp- en productietechnologie worden SiC MOSFETs steeds efficiënter, betrouwbaarder en kosteneffectiever. Naarmate de vraag naar hoogwaardige, energiezuinige componenten toeneemt, zullen SiC MOSFETs een sleutelrol spelen in de aandrijving van de volgende generatie elektrische systemen, van elektrische voertuigen tot duurzame energienetten en verder.
Geplaatst op: 8 december 2025